首页> 外文会议>Annual Device Research Conference >Integration of Poly Buffered Locos and Gate Processing for Submicron Isolation Technique

【24h】

Integration of Poly Buffered Locos and Gate Processing for Submicron Isolation Technique

机译：聚亚微米隔离技术的多缓冲基因座和栅极处理的集成

获取原文

页面导航

著录项
相似文献
相关主题

著录项

来源
《Annual Device Research Conference》|2001年||共82页
会议地点
作者
Juenghng W.; Hillenius S.J.; Institute of Electric and Electronic Engineer;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类自动化技术、计算机技术;
关键词

相似文献

外文文献
中文文献
专利

1. Integration of poly buffered LOCOS and gate processing for submicrometer isolation technique [J] . Juengling W., Hillenius S.J. IEEE Transactions on Electron Devices . 1991,第12期

机译：集成多缓冲LOCOS和亚微米隔离技术的门处理
2. The effect of HF processing on gate oxide degradation in aggressive poly buffered LOCOS isolation [J] . Cox K., Chonko M. IEEE Electron Device Letters . 1996,第2期

机译：HF处理对侵蚀性多缓冲LOCOS隔离中栅极氧化物降解的影响
3. Nitrogen in-situ doped poly buffer LOCOS: simple and scalable isolation technology for deep-submicron silicon devices [J] . Kobayashi T., Nakayama S. IEEE Transactions on Electron Devices . 1996,第2期

机译：氮原位掺杂多晶硅缓冲液LOCOS：用于深亚微米硅器件的简单且可扩展的隔离技术
4. Integration of Poly Buffered Locos and Gate Processing for Submicron Isolation Technique [C] . Juenghng, W., Hillenius, . 2001

机译：多缓冲Locos和门处理的集成，用于亚微米隔离技术
5. Integration of ultrathin (1.6 -- 2.0 nm) RPECVD stacked oxide/oxynitride gate dielectrics into dual poly-Si gate submicron CMOSFETs. [D] . Yang, Hanyang. 1999

机译：将超薄（1.6-2.0 nm）RPECVD堆叠的氧化物/氮氧化物栅极电介质集成到双多晶硅栅极亚微米CMOSFET中。
6. Influence of Solvent Evaporation Technique Parameters on Diameter of Submicron Lamivudine-Poly-ε-Caprolactone Conjugate Particles [O] . Tomasz Urbaniak, Witold Musiał 2019

机译：溶剂蒸发工艺参数对亚微米拉米夫定-聚-ε-己内酯共轭粒子直径的影响
7. Minimizing nMOS Edge Leakage in Fully Depleted Silicon-on-Insulator CMOS Using Poly-Buffered LOCOS Isolation [O] . Samantha Trifoli -1

机译：使用多缓冲的Locos隔离最小化完全耗尽的硅式绝缘体CMOS中的NMOS边缘泄漏

Integration of Poly Buffered Locos and Gate Processing for Submicron Isolation Technique

著录项

相似文献

相关主题

期刊订阅