FPGA; Error code correction counter (ECC); UPS telecommunication; Digital ASIC design;
机译:基于SRAM的FPGA纠错码实现对软错误的敏感性比较
机译:在基于SRAM的FPGA中实现双纠错正交拉丁方码
机译:通过细粒度的2D纠错码实现内置FPGA可靠性设计
机译:UPS电信错误代码校正计数器上基于FPGA的集成ASIC设计
机译:基于线性纠错块代码的纠错,加密和签名集成。
机译:节点孔编码的重合校正:库尔特计数器代码设计和稀疏反卷积
机译:基于FPGA的(31,k)二进制BCH码编码器的多纠错控制实现