退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:UPS电信错误代码校正计数器上基于FPGA的集成ASIC设计
Jian-Long Kuo; Chin-Chin Tsai; Lai; L.F.;
机译:基于SRAM的FPGA纠错码实现对软错误的敏感性比较
机译:在基于SRAM的FPGA中实现双纠错正交拉丁方码
机译:通过细粒度的2D纠错码实现内置FPGA可靠性设计
机译:基于线性纠错块代码的纠错,加密和签名集成。
机译:节点孔编码的重合校正:库尔特计数器代码设计和稀疏反卷积
机译:基于FPGA的(31,k)二进制BCH码编码器的多纠错控制实现
机译:用于数字VTR的三维纠错系统-根据三个再现的纠错码执行三个纠错,并在检测到突发错误时更改纠正算法
机译:带有纠错的数据传输方法,基于带有纠错的数据传输方法的设备,基于带有纠错的数据传输方法的产品的数据载体,与这种带有错误的数据传输方法一起使用的解码器校正和包括这种解码器的设备
机译:用于通过纠错编码的信息块中的信息数据流的纠错编码设备,执行用于纠错的编码的过程,用于串行数据流中的用于纠错的编码纠错信息块的记录和设备信息
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。