机译:CMOS 0.7- / spl mu / m单晶技术中的13位,2.2-MS / s,55mW多位级联/ spl Sigma // spl Delta /调制器
机译:基于InP的HBT技术中的8 GHz连续时间/ spl Sigma /-/ spl Delta /模数转换器
机译:具有校准混合模式积分器的0.18- / splμ/ m CMOS中的三阶/ spl Sigma // spl Delta /调制器
机译:采用0.4 / spl mu / m HEMT技术的高采样率连续时间/ spl Sigma // spl Delta /调制器的模拟组件设计
机译:采用90nm CMOS技术的宽带低功耗连续时间sigma-delta(SigmaDelta)模数转换器(ADC)的设计。
机译:具有2.4Ghz时钟速率的100Mhz带宽80dB动态范围连续时间Δ-Σ调制器
机译:用于高效表征锁相环/ spl Delta /-/ spl Sigma /频率合成器的建模平台