Clocks; Throughput; Multicore processing; Power demand; Encryption; Computer architecture; Hardware;
机译:定制多核体系结构上的AES高效映射和加速
机译:单核和多核可配置AES体系结构,提供灵活的安全性
机译:基于FPGA的高吞吐量2慢重定时128位AES加密算法
机译:基于高吞吐量的FPGA的架构,用于高级加密标准:AES-512使用预密度查找表
机译:物联网(IoT)片上系统(SoC)的高性能高级加密标准(AES)加密片上总线体系结构。
机译:围绕Medoids(PAM)算法进行分区的并行体系结构可实现可扩展的多核处理器及其在医疗保健中的应用
机译:Lorawan的低功耗AES数据加密架构