首页> 外文会议>Electrical Performance of Electronic Packaging, 2008 IEEE-EPEP >Compact on-chip wire models for the clock distribution of high-speed I/O interfaces
【24h】

Compact on-chip wire models for the clock distribution of high-speed I/O interfaces

机译:紧凑的片上线模型,用于高速I / O接口的时钟分配

获取原文

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号