基于反馈时钟的高速SDRAM接口设计

摘要

本文提出了一种SDRAM接口的设计方法,巧妙地将集成电路标准单元库供应商所提供的双向IO单元运用于SDRAM的时钟路径上,大大减小了由外部负载的复杂性给接口工作频率带来的负面影响,并且降低了SoC设计的难度.仿真结果表明,该方法能有效提高系统设计的主频和SDRAM的访问速度.