Adders; Error correction; Degradation; Delays; Redundancy; Gears; Discrete cosine transforms;
机译:基于面积和延迟的高效GDI精度可配置加法器设计
机译:节能精度可配置的DADDA乘数的设计探索,基于电压过展延续的寿命改进
机译:使用互补逻辑的高效准确性可重新配置CLA加法器设计
机译:一种简单但高效的准确性可配置的加法器设计
机译:探索节能设计方法:高性能VLSI加法器。
机译:量子点元胞自动机中高效全加器的设计
机译:可配置 - 精度近似加法器设计,具有轻量级快速收敛误差恢复电路
机译:具有二进制输入的非同步双用户多址加法器通道的一些非常简单的代码。