首页> 外文会议>Electron Devices Meeting, 2004. IEDM Technical Digest. IEEE International >A 65 nm CMOS technology for mobile and digital signal processing applications
【24h】

A 65 nm CMOS technology for mobile and digital signal processing applications

机译:适用于移动和数字信号处理应用的65 nm CMOS技术

获取原文

摘要

This paper presents a 65 nm CMOS technology that achieves a logic density of 900 k-gates/mm2 and a SRAM memory density of 1.4 Mb/mm2 using a sub-0.49 μm2 bitcell. Key features of a low cost technology option for mobile products (MP) and a high performance technology option (HP) for DSP based applications are described.
机译:本文介绍了一种65 nm CMOS技术,该技术使用sub-sub-sub器件实现了900 k-gates / mm 2 的逻辑密度和1.4 Mb / mm 2 的SRAM存储器密度。 0.49μm 2 位单元。描述了用于移动产品(MP)的低成本技术选件和用于基于DSP的应用的高性能技术选件(HP)的关键特征。

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号