Adders; Logic gates; Transistors; MOS devices; Power demand; Conferences; Communication systems;
机译:全摆幅栅极扩散输入逻辑:低功耗CLA加法器设计的案例研究
机译:基于三输入XOR门和逻辑最小项的可重构光子全加法器和全减法器
机译:基于可逆逻辑门的容错全加减法的设计与综合
机译:修改门控扩散输入技术中的ASIC原始细胞
机译:浮点FPGA加法器/减法器和乘法器的实现。
机译:划分与控制:多输入DNA逻辑门的划分设计
机译:QCA中使用可逆逻辑门的混合加减法(HAS)设计
机译:保存加法器和借用子字符设计的确定性程序