OpenCL; High-throughput Cryptographic Implementations; High Level Synthesis; Electronic System-level Synthesis; FPGA; Programming practices;
机译:基于OpenCL的FPGA加速器的量子退火仿真设计
机译:基于OpenCL的异构计算框架下基于FPGA的卷积神经网络加速器设计
机译:基于OpenCL的异构计算框架下基于FPGA的卷积神经网络加速器设计
机译:基于OpenCL HLS的FPGA原语FPGA加速器设计
机译:用于椭圆曲线密码学点乘法的“基于FPGA”的硬件加速器的设计和评估。
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:动态支持嵌入式FPGA的OpenCL兼容多线程硬件加速器设计