FinFETs; Resistance; Substrates; Thyristors; Geometry; Layout;
机译:散装FinFET的工程方案同时提高ESD /闩锁行为和热载波可靠性
机译:FINFET单事件闩锁特性和缓解方法的研究
机译:使用基于FinFET的7T SRAM单元减少单事件闩锁
机译:FinFET技术中的增强型DNW封装NMOS,可改善闩锁
机译:在16NM技术中使用FinFET和CMOS的8T SRAM单元的设计与性能评估
机译:具有嵌入式校准方案的动态pH传感器采用先进的CMOS FinFET技术
机译:源侧工程以增加0.5 M16 V BCD技术中LDMOS的电压,以避免闩锁失败
机译:闩锁和辐射集成电路 - LURIC:用于CmOs闩锁调查的测试芯片。