机译:垂直堆叠的全栅多晶硅纳米线FET,具有通过纳米模板光刻构图的亚微米级栅极
机译:基于垂直硅纳米线栅全能场效应晶体管的纳米级CMOS
机译:低于400 $ ^ {circ} {rm C}〜{rm Si} _ {2} {rm H} _ {6} $钝化层,$ {rm HfO} _ {2} $栅介质和单TaN金属栅:用于$ {rm In} _ {0.7} {rm Ga} _ {0.3} {rm As} $和$ {rm Ge} _ {1-x} {rm Sn} _ {x} $的通用栅极堆叠技术CMOS
机译:基于SI平台上的垂直堆叠纳米线,通过极其薄的缓冲层技术和公共栅极堆叠和接触模块,基于垂直堆叠的纳米线(INAS N-FET和GASB P-FET)。
机译:金属有机化学气相沉积和原子层沉积方法,用于从二烷基酰胺前体中生长ha基薄膜,用于高级CMOS栅极堆叠应用
机译:优化四层垂直堆叠水平门 - 全面的结构和电气特性 - 全周Si NanosheLs设备
机译:优化四层垂直堆叠水平门 - 全面的结构和电气特性 - 全周Si NanosheLs设备