Analog to Digital Converter (ADC); Dynamic Comparator; Dynamic Latch; Pre-Amplifier; Separated Clock Frequencies; Successive Approximation Register (SAR);
机译:SAR和两步闪存ADC集成180NM CMOS的1GSPS 12位ADC的VLSI设计
机译:具有高速和低噪声动态比较技术的线性度提高了10位120-MS / S 1.5 MW SAR ADC
机译:使用具有能量和速度增强技术的单相时钟动态比较器的节能SAR ADC
机译:在180nm CMOS中使用具有高速比较器的分离时钟频率的10位25-MS / S SAR ADC的设计
机译:采用SIGE BiCMOS技术的高速SAR ADC设计
机译:0.18 µm CMOS工艺中的高速,低偏移动态锁存比较器的设计
机译:使用具有能量和速度增强技术的单相时钟动态比较器的节能SAR ADC