負性抵抗特性制御回路を用いたパルス形カオスニューロンモデルに対する検討

摘要

今回，ICレイアウトにおけるローカルばらつきおよびグローバルばらつきに対する設計余裕の確保、および外部刺激に対する電流余裕の改善について検討を行った。その結果，Λ形負性抵抗特性制御回路および最大I_(IP)推定回路を用いることで，V_(OUT)=0VにおけるI_Λを90%以上の精度で推定することが可能であり，ローカルばらつきおよびグローバルばらつきに対して十分な余裕を持たせることが可能であることを明らかにした。また，閾値以上の全範囲を許容電流とすることが可能であることを明らかにした。今後は，本モデルを用いてニューラルネットワークを構築し，ICチップ化を行い実測する予定である。