机译:基于不对称隧道FET设计的1T无电容DRAM单元
机译:具有新型平均参考电压发生器的40nm 1T-1MTJ 128 MB STT-MRAM,基于缩小存储单元阵列设计的详细分析
机译:使用微调使用睡眠堆栈4位SRAM的设计与分析
机译:Core-Gate Shell-Chanel 1T DRAM的设计与分析
机译:纳米透镜浮体DRAM细胞的物理分析与设计
机译:一种新颖的单晶体管动态随机存取存储器(1T DRAM)具有部分插入的宽带隙双壁垒适用于高温应用
机译:基于DRam的统计计数器阵列架构的设计与性能分析