Computer arithmetic; Digital multiplier; FPGA; PCT truncated multiplier; VLSI Design;
机译:使用Spartan-3AN,Virtex-4和Virtex-5 FPGA器件的截断乘法器的硬件实现|德州仪器TI.com.cn科学出版物
机译:FPGA在节能截断和基于舍入的可伸缩近似乘数的误差减少的实现
机译:使用Handel C的基于FPGA的Booth Wallace乘法器的改进硬件实现
机译:基于FPGA的基于多路复用器的截断乘法器的硬件实现。
机译:基于SRAM的FPGA中实现的软核处理器的硬件和软件容错
机译:基于FPGA的高精度时差信息提取方法及其硬件电路的实现
机译:使用Spartan-3AN,Virtex-4和Virtex-5 FPGA器件的截断乘法器的硬件实现