Phase-locked loop; Frequency divider; Digital calibration; CMOS; Clock generator;
机译:具有校准的粗略和随机精细TDC的数字锁相环
机译:具有电源灵敏度抑制功能的数字校准锁相环
机译:开关环路滤波器,用于自动频率校准的锁相环
机译:数字校准64.3-66.2GHz阶段锁定环
机译:千兆位速率光接收器和数字锁频环的设计和实现,用于基于锁相环的应用。
机译:具有延迟耦合的数字锁相环的自组织同步理论与实验
机译:一阶数字Bang-bang锁相环中环路延迟和参考时钟抖动的综合影响
机译:多速率数字滤波器组在宽带全数字锁相环设计中的应用