机译:一个5位400-MS / S的时间域闪光ADC在0.18-mu M CMOS中
机译:用于64-Gbd 16-QAM光纤应用的55nm SiGe BiCMOS 5位时间交错闪存ADC的设计
机译:时域基于脉冲的低功耗5位闪存Adc的设计与实现
机译:具有宽带输入缓冲放大器的3GS / S 5位闪存ADC
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:用于宽带应用的双输入功率放大器的自由参数的机器学习辅助优化
机译:基于子MW脉冲的5位闪存ADC,具有时域全数字参考梯形图