Performance evaluation; Medium voltage; Electrostatic discharges; CMOS technology; Clamps; Transistors; Reliability;
机译:低压问题对高压CMOS技术的影响以及LCD驱动器IC的无闩锁电源轨ESD钳位电路设计
机译:低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
机译:2个$ times $ VDD耐压电源轨ESD钳位电路的新设计,用于采用65 nm CMOS技术的混合电压I / O缓冲器
机译:用于28nm CMOS技术的ESD自保护的MV-NMOS的设计优化
机译:针对低压,低功耗应用的CMOS技术优化
机译:用于汽车压力和温度复合传感器的信号调理IC中采用180 Nm CMOS技术的低功耗小面积符合AEC-Q100标准的SENT发送器的设计
机译:低压CmOs工艺中耐高压电力轨道EsD钳位电路的设计