interconnection topology; homogeneous DTMC model; throughput; performance evaluation; Petri net;
机译:容错多处理器系统的双向距离规则互连拓扑
机译:基于通信开销最小化的内存感知任务调度,用于基于总线的多处理器片上系统上的流应用程序
机译:互连多处理器系统的一种新的容错措施
机译:基于小型的小型多处理器系统和SoC多处理器系统的基于总线互连拓扑
机译:具有不同互连拓扑的基于群集的缓存一致性多处理器系统中的内存延迟评估。
机译:通过在具有多处理器的嵌入式系统上执行并行计算来实现混沌密码系统
机译:一种经济实惠的基于总线的多处理器系统