机译:利用基于SRAM的FPGA的嵌入式存储模块实现的有限状态机的并发错误检测
机译:没有存储器的逻辑电路并发错误检测系统的建立方法
机译:FPGA中SHA-512算法实现中的错误分析和检测
机译:在具有嵌入式存储器的FPGA上实现的时序电路中并发错误检测的实用方法
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:基于并行霍夫变换的直线检测及其在嵌入式视觉中的FPGA实现
机译:时序逻辑电路中并发错误检测的设计分集
机译:裂纹检测与FpGa实现的软计算方法。