CMOS logic circuits; pipeline processing; logic gates; VLSI; SPICE; low-power electronics; flip-flops; logic simulation; pipeline event-driven no-race charge recycling logic; PENCL logic; power efficiency; event detector circuit; low power consumption; NAND gates; pipeline modular structure; HSPICE; dual rail isolated latch; VLSI design; cascaded logic circuit; CMOS technology;
机译:电荷回收差分逻辑(CRDL),适用于低功耗应用
机译:具有自定时和电荷回收功能的CMOS差分逻辑系列,适用于高速和低功耗VLSI
机译:具有自定时和电荷回收功能的CMOS差分逻辑系列,适用于高速和低功耗VLSI
机译:管道事件驱动的无比赛电荷回收逻辑(Pencl)用于低功耗应用
机译:CMOS数字电路的准确功率估计及其在低功率数字逻辑合成中的应用。
机译:用于生物医学应用的超低功耗电荷重新分配逐次逼近寄存器A / D转换器
机译:基于电荷回收感应放大器的逻辑:针对DPA保护低功耗安全IC
机译:用于低功耗移动应用项目的高级逻辑综合组合逻辑综合研究报告