首页> 外文会议>Electron Devices Meeting, 1999. IEDM Technical Digest. International >Analysis of high voltage TDDB measurements on Ta/sub 2/O/sub 5//SiO/sub 2/ stack
【24h】

Analysis of high voltage TDDB measurements on Ta/sub 2/O/sub 5//SiO/sub 2/ stack

机译:Ta / sub 2 / O / sub 5 // SiO / sub 2 /堆叠上的高压TDDB测量分析

获取原文

摘要

Time-dependent dielectric breakdown measurements on a SiO/sub 2//Ta/sub 2/O/sub 5/ (1.4/6 nm) stack are analyzed. After comparing current/voltage-curves, statistical distribution and time-to-breakdown values of this stack with SiO/sub 2/-layers, it is concluded that the high voltage breakdown of the stack is completely determined by the interfacial SiO/sub 2/-layer. Simple extrapolation of the time-to-breakdown to low voltages will yield incorrect reliability predictions.
机译:分析了在SiO / sub 2 // Ta / sub 2 / O / sub 5 /(1.4 / 6 nm)堆叠上随时间变化的介电击穿测量结果。在比较了具有SiO / sub 2 /层的电池组的电流/电压曲线,统计分布和击穿时间后,得出的结论是,堆栈的高压击穿完全由SiO / sub 2界面决定。 /-层。简单地将击穿时间推算到低电压将产生不正确的可靠性预测。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号