all-digital PLL; FPGA; frequency multiplier; low frequency reference; Xilinx;
机译:具有数字控制振荡器调谐字估计和预置功能的快速锁定全数字锁相环
机译:具有相位频率误差补偿的低抖动快速锁定全数字锁相环
机译:全数字锁频环的数控振荡器
机译:具有新相位频率检测器和带人体偏置的受控振荡器的0.7至1.1 GHz全数字锁相环
机译:全数字锁相环(ADPLL)的分析和硬化对单事件辐射效应
机译:锁相环稳定了自旋转矩振荡器的极相干微波发射
机译:没有参考时钟重定时的相域全数字锁相环架构