buffer circuits; clocks; CMOS logic circuits; combinational circuits; integrated circuit interconnections; Internet of Things; logic design; low-power electronics; shift registers;
机译:统一的基于时钟和开关电容器的供电架构,可实现低压SoC域中的变化容差
机译:基于统一的时钟和基于开关电容的电力输送架构,用于低压SoC域中的变化公差
机译:具有多个时钟域的3D供电网络的研究
机译:用于优化超低电压时钟输送的多电压域配电网络
机译:针对深亚微米设计的电源和时钟分配网络优化。
机译:使用全NMOS电源开关和超低静态电流控制器的高压能量收集接口用于物联网系统中不规则的动能收集改进了1365%
机译:超低功耗始终开启关键字拍摄了基于卷积神经网络的量化卷积神经网络和基于电压域模拟交换网络的近似计算