Logic gates; Adders; Error correction; Delays; Simulation; Power dissipation; Optical losses;
机译:基于自适应叶单元布局技术的32位算术逻辑单元的设计方法
机译:一种验证意识的线程流水线并行化设计方法
机译:一种验证感知的线程流水线并行化设计方法
机译:使用并行流水线方法设计可逆32位BCD加减单元
机译:基于大规模并行和流水线忆阻状态IMPLY逻辑的可重构体系结构的完整设计方法论
机译:重组热点在体外可逆灭活大肠杆菌RecBCD酶:功能失活或RecD亚基丧失的证据。
机译:基于自适应叶单元布局技术的32位算术逻辑单元设计方法