Adder/Subtractor Circuit; Garbage Outputs; Quantum Computing; Quantum Logic; Ternary Peres Gate;
机译:四季量子/可逆半加法器,全加法器,并联加法器和并联加法器/减法器电路
机译:NML计算中多层五输入多数门和加法器/减法器电路的设计
机译:具有部分超前进位的量子三进制并行加法器/减法器
机译:Quantum Computing紧凑三元并联加法器/减法器电路的设计
机译:带和/或门的最小并行二元加法器和紧凑型并行乘法器的方案。
机译:任意量子电路到拓扑组装的综合:系统在线和紧凑
机译:一种超高效可逆全加器 - 减法器的设计 量子点元胞自动机
机译:保存加法器和借用子字符设计的确定性程序