SRAM; Subthreshold; Low-power; Write margin;
机译:接近阈值的7T SRAM单元,具有亚20纳米FinFET技术的高读写容限和低写入时间
机译:采用28 nm高k /金属栅平面体CMOS技术的高度对称10晶体管2读/写双端口静态随机存取存储器位单元设计
机译:65nm CMOS的64×32位4读2写入低功耗和面积有效寄存器文件
机译:8T-SRAM细胞,具有改进的读写边距,在65 nm CMOS技术中
机译:基于电流反馈的高负荷电流低丢弃电压稳压器65-NM CMOS技术
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:CMOS 45NM技术6T SRAM细胞写入噪声裕度估计。