Adders; Aging; CMOS integrated circuits; Degradation; Optimization; Robustness; CMOS; Monte Carlo; NBTI aging degradation; statistical variations; yield;
机译:产量驱动的功率延迟最佳CMOS全加法器设计符合PVT变化和NBTI降级的汽车产品规格
机译:一种新颖的读出放大器,以减轻NBTI和PVT变化对STT-MRAM的影响
机译:关于NBTI退化在p-MOSFET器件中的影响
机译:最佳的NBTI劣化和PVT变化耐压装置尺寸在完整加法器单元中
机译:DRAM / eDRAM和3D-DRAM的省电方法,利用工艺变化,温度变化,设备降级和内存访问工作负载变化,以及使用具有服务质量的3D-DRAM的创新的异构存储管理方法。
机译:一个实用的计分系统用于选择经皮专利的卵圆孔闭合的最佳尺寸的器械
机译:NBTI造成的时间性能下降下的高效晶体管级尺寸调整技术