NOR circuits; SRAM chips; buffer storage; flash memories; timing circuits; 6T SRAM cell unit; NOR flash memory; SMIC; SRAM macro; area-saving embedded SRAM; area-saving sense-latch circuit; flash memory technology application; page buffer design; self-adaptive timing control circuit; size 65 nm; static random-access memory; Abstracts; Latches; Optimization; Random access memory; Timing;
机译:可变的锥形Pareto缓冲区设计和实现,允许对低功耗嵌入式SRAM进行运行时配置
机译:在基于Flash的FPGA中使用130 nm和65 nm嵌入式SRAM中的TCAD仿真进行单事件闩锁强化
机译:高度稳定的低功耗辐射硬化内存空间应用的模型SRAM
机译:基于稳定且节省区域的嵌入式SRAM的页面缓冲区设计,适用于闪存应用
机译:一种硬件嵌入式,基于延迟的PUF引擎,设计用于加密和身份验证应用程序。
机译:短时热稳定α螺旋线的设计。大循环
机译:Conv-RAM:具有基于低功耗CNN的机器学习应用的嵌入式卷积计算的节能SRAM