Energy delay ratio EDR; Field programmable gate arrays; delay; reversible BCD Adder; reversible logic;
机译:使用基于查找表的现场可编程门阵列的低功耗和高效区域二进制编码十进制加法器设计
机译:现场可编程门阵列中二进制编码十进制加法器的硬件建模科学出版物
机译:现场可编程门阵列中二进制编码十进制加法器的硬件建模
机译:现场可编程门阵列(FPGA)在现场可逆二进制编码十进制(BCD)加法性能的比较研究
机译:音频频谱图在现场可编程门阵列(fpga)上的实时实现。
机译:使用现场可编程门阵列(FPGA)进行气体识别的气体传感器特性和多层感知器(MLP)硬件实现
机译:现场可编程门阵列中二进制编码十进制加法器的硬件建模