Ge-Si alloys; MOSFET; epitaxial growth; hole mobility; nanotechnology; semiconductor device reliability; semiconductor materials; SD PMOSFET device; SiGe; device degradation; disposable sidewall spacer; drive current enhancement; gate depletion suppression; high temp;
机译:利用全面的源极漏极扩展工程技术,针对32 nm节点高性能pMOSFET技术,积极探索嵌入式SiGe的接近性
机译:使用一次性侧壁间隔技术的LDD MOSFET
机译:具有双侧壁间隔的高架源/漏MOSFET
机译:高度耐用的SiGe源漏技术,可通过用于65nm及以上节点的一次性侧壁间隔物(DSW)实现
机译:将选择性硅外延与薄的侧壁隔离层集成在一起,用于亚微米级的高源/漏MOSFET。
机译:使用隧道FET中的SiGe源/漏区提高ESD保护的鲁棒性
机译:通过碳掺入改善FD-SOI技术的SiGe源漏中的硼掺杂