首页> 外文会议>International Symposium on Quality Electronic Design >A Resistor-less, Nano-Watt CMOS Voltage Reference with High PSRR
【24h】

A Resistor-less, Nano-Watt CMOS Voltage Reference with High PSRR

机译:具有高PSRR的电阻较少,纳米瓦CMOS电压参考

获取原文

摘要

A resistor-less nano-Watt voltage reference circuit using only Metal-Oxide Semiconductor Field Effect Transistors (MOSFETs) is presented. To ensure low-power operation, the circuit is biased in the subthreshold region. The reference voltage is generated by using a temperature dependent current generated from a modified Oguey Current Source to bias a diode-connected MOSFET. The proposed circuit is simulated using a 65 nm Complimentary Metal-Oxide Semiconductor (CMOS) process. The circuit can operate from 0.65 to 2.5 V in the temperature range from -30 to $80^{circ}mathrm{C}$. The circuit achieves a temperature coefficient of 19.3 ppm $/^{circ}mathrm{C}$ while consuming 3.64 nW power at room temperature. The line sensitivity of the circuit is 0.0026 %/V and the power supply rejection ratio (PSRR) is -75 dB at 100 Hz. The voltage reference occupies 0.0063 mm2 of area.
机译:呈现仅使用金属氧化物半导体场效应晶体管(MOSFET)的电阻器的纳米瓦电压参考电路。 为了确保低功耗操作,电路在亚阈值区域中偏置。 通过使用从改进的OGUEY电流源产生的温度相关电流来产生参考电压,以偏置二极管连接的MOSFET。 使用65nm互补金属氧化物半导体(CMOS)工艺模拟所提出的电路。 电路可以在-30至80美元的温度范围内从0.65到2.5 V操作,从-30到80美元^ { cir} mathrm {c} $。 该电路实现了19.3 ppm $ / ^ { ryl} mathrm {c} $的温度系数,同时在室温下消耗3.64个NW功率。 电路的线灵敏度为0.0026%/ V,电源抑制比(PSRR)为-75dB,为100Hz。 电压参考占用0.0063毫米 2 地区。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号