机译:适用于H.264 / AVC便携式应用的低功耗,经济高效的基于上下文的自适应可变长度编码解码器的超大规模集成设计
机译:一种基于短码字连续解码的MPEG-2低功耗可变长度解码器
机译:一种基于短码字连续解码的MPEG-2低功耗可变长度解码器
机译:基于FPGA的AVS可变长度码解码器设计
机译:基于脉动阵列的Viterbi解码器的FPGA设计和实现。
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:基于FPGA / SOC平台的AVS 3D实时解码器设计与实现