CMOS digital circuits; Transistor regular layout; layout pattern optimization; lithography-aware design; regular fabric; standard cells; structured ASIC;
机译:一种数字电路布局级时钟选通优化的改进方法
机译:用于数字电路应用的CMOS器件的高效区域布局设计
机译:遗传算法多步骤结合设计空间缩减的磁路布局优化方法
机译:光刻意识的常规布局在数字电路设计中的影响与优化
机译:纳米IC中极为规则设计的织物的电路布局共同优化。
机译:OptCircuit:遗传电路计算设计的基于优化的方法
机译:纳米级设计中泄漏减少的规则布局设计规则优化