Defect Tolerance Techniques; Nano Architectures; Quadded Logic; nanoPLA;
机译:智能通用系统会产生双重结果,为工程DNA“相反逻辑对”库和各种DNA组合逻辑电路的一半努力。
机译:使用蒙特卡罗配线良率模拟器优化随机逻辑电路的设计以提高良率
机译:埋入式锗硅pMOSFET:在激进电压缩放下VLSI逻辑电路中的实验分析
机译:在纳米纳克地升中使用Quaddded逻辑来积极提高电路产量
机译:用于新兴技术中的良率/面积最大化的逻辑电路的冗余驱动设计。
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:基于石墨烯氧化物和G-QuadRuple结构的各种逻辑电路的自由和通用平台
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计