JPEG; Discrete Cosine Transform; Pipelining level; FPGA;
机译:针对移动HD应用的快速H.264帧内预测的硬件实现的早期终止和流水线
机译:针对移动HD应用的快速H.264帧内预测的硬件实现的早期终止和流水线
机译:H.264 / AVC中回路解块滤波器的流水线硬件实现
机译:基于FPGA的H.264流水线硬件实现。
机译:基于SRAM的FPGA中实现的软核处理器的硬件和软件容错
机译:基于FPGA的高精度时差信息提取方法及其硬件电路的实现
机译:使用FPGA和Handel-C的遗传编程的流水线硬件实现