ASIC; Camellia; FPGA; block cipher; cryptographic hardware; cryptography; efficient implementation;
机译:一种在可重配置硬件上有效实现高级加密标准算法的并行但流水线架构
机译:使用新功能描述的非流水线MD5硬件体系结构的设计和实现
机译:紧凑型AES加密硬件核心的基于FPGA的硬件实现
机译:用于紧凑型硬件实现的流水线山茶花架构
机译:流水线Turbo解码器的硬件实现。
机译:紧凑的FPGA硬件架构用于嵌入式设备中的公钥加密
机译:用于紧凑型硬件实现的流水线山茶花架构
机译:使用紧凑型微硬件,分布式总线架构和优化软件进行高效,稳健的数据收集