首页> 外文会议>International symposium on Low power electronics and design >A 0.5V/100 MHz over-VCC grounded data storage (OVGS) SRAM cell architecture with boosted bit-line and offset source over-driving schemes

【24h】

A 0.5V/100 MHz over-VCC grounded data storage (OVGS) SRAM cell architecture with boosted bit-line and offset source over-driving schemes

机译：具有增强型位线和偏移源过驱动方案的0.5V / 100 MHz over VCC接地数据存储（OVGS）SRAM单元架构

获取原文

获取外文期刊封面目录资料

页面导航

著录项
引文网络
相似文献
相关主题

著录项

来源
《International symposium on Low power electronics and design》|1996年|P.49-54|共6页
会议地点
作者
H. Yamauchi; T. Iwata; H. Akamatsu; A. Matsuzawa;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类基本电子电路;
关键词

相似文献

外文文献
专利

1. A 0.5 V single power supply operated high-speed boosted and offset-grounded data storage (BOGS) SRAM cell architecture [J] . Yamauchi H., Iwata T. IEEE transactions on very large scale integration (VLSI) systems . 1997,第4期

机译：0.5 V单电源供电的高速升压和偏置接地数据存储（BOGS）SRAM单元架构
2. A 0.5 V single power supply operated high-speed boosted andoffset-grounded data storage (BOGS) SRAM cell architecture [J] . Yamauchi H., Iwata T., Akamatsu H., IEEE transactions on very large scale integration (VLSI) systems . 1997,第4期

机译：0.5 V单电源供电的高速升压和偏置接地数据存储（BOGS）SRAM单元架构
3. A 5-MHz, 3.6-mW, 1.4-V SRAM with nonboosted, vertical bipolar bit-line contact memory cell [J] . Sato H., Nagaoka H. IEEE Journal of Solid-State Circuits . 1998,第11期

机译：5MHz，3.6mW，1.4V SRAM，具有非增强型垂直双极性位线接触式存储单元
4. A 0.5 V/100 MHz over-V/sub CC/ grounded data storage (OVGS) SRAM cell architecture with boosted bit-line and offset source over-driving schemes [C] . Yamauchi, H., Iwata, . 1996

机译：0.5 V / 100 MHz over-V / sub CC /接地数据存储（OVGS）SRAM单元架构，具有增强的位线和偏置源过驱动方案

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号