机译:模块化VLSI设计逻辑样式实现可靠维特比解码器电路的综合分析与优化
机译:基于WLAN的VITETBI解码器的低功率睡眠守护者技术的VLSI体系结构
机译:维特比解码器的位级流水线数字串行VLSI架构的设计和FPGA实现
机译:超高速通用编码率维特比解码器VLSIC-SNUFEC VLSI
机译:2/3维特比解码器的VLSI实现和数字IC中的噪声影响。
机译:用于尾纹卷积码的加权维特比解码器的深组合
机译:低功耗VLSI使用Verilog HDL实现卷积编码器和Viterbi解码器的实现
机译:用于霍夫曼和维特比解码器的高速VLsI架构。 (重新公布新的可用性信息)