Bandwidth; Clocks; Signal to noise ratio; Split gate flash memory cells; Switches; Topology;
机译:采用级联多位delta-sigma调制的8dB / spl次/过采样率的90dB SNR 2.5MHz输出速率ADC
机译:具有DAC不匹配误差整形的过采样SAR ADC在55 nm CMOS中在1 kHz BW上可实现105 dB SFDR和101 dB SNDR
机译:1个具有120 dB DR和118 dB SNDR的280
机译:A 97.3 DB SNR,600 kHz BW,31MW多点连续时间ΔΣ ADC
机译:一个0.18mm CMOS的600兆采样/秒的8位ADC。
机译:具有隐式可变增益放大器的连续时间ΣΔADC用于CMOS图像传感器
机译:440-μW,109.8-DB DR,106.5-DB SNDR离散时间变焦ADC,带有20 kHz BW