首页> 外文会议> >An 11.75-Gb/s combined decision feedback equalizer and clock data recovery circuit in 0.18-μm CMOS

【24h】

An 11.75-Gb/s combined decision feedback equalizer and clock data recovery circuit in 0.18-μm CMOS

机译：采用0.18μmCMOS的11.75Gb / s组合判决反馈均衡器和时钟数据恢复电路

获取原文

页面导航

著录项
相似文献
相关主题

著录项

来源
《》||P.508-511|共4页
会议地点
作者
Lijun Li; Green Michael;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类工业技术 ;
关键词

相似文献

外文文献
中文文献
专利

1. 5-Gbit/s 0.18-μm CMOS单片集成低功耗时钟恢复电路设计 [J] . 张长春, 王志功, 施思, 东南大学学报（英文版） . 2011 ,第002期
2. Power Optimization of an 11.75-Gb/s Combined Decision Feedback Equalizer and Clock Data Recovery Circuit in 0.18- CMOS [J] . Li L.Green M. M. Circuits and Systems I: Regular Papers, IEEE Transactions on . 2011 ,第3期

机译：0.18- CMOS中的11.75-Gb / s组合决策反馈均衡器和时钟数据恢复电路的功率优化
3. A 5-Gbit/s Clock- and Data-Recovery Circuit With 1/8-Rate Linear Phase Detector in 0.18- ${rm mu}hbox{m}$ CMOS Technology [J] . Seo Y.-S., Lee J.-W., Kim H.-J., IEEE transactions on circuits and systems. II, Express briefs . 2009 ,第1期

机译：具有0.18- $ {rm mu} hbox {m} $ CMOS技术的1/8速率线性相位检测器的5Gbit / s时钟和数据恢复电路
4. A 40-Gb/s clock and data recovery circuit in 0.18-Μm CMOS technology [J] . Jri Lee, Razavi B. IEEE Journal of Solid-State Circuits . 2003 ,第12期

机译：采用0.18μmCMOS技术的40 Gb / s时钟和数据恢复电路
5. An 11.75-Gb/s Combined Decision Feedback Equalizer and Clock Data Recovery Circuit in 0.18-μm CMOS [C] . Lijun Li, Michael Green European Solid-State Circuits Conference . 2007

机译：11.75-GB / s组合反馈均衡器和时钟数据恢复电路在0.18-μmcmos中
6. Combined CMOS decision feedback equalizer and clock data recovery circuit design in broadband receivers. [D] . Li, Lijun. 2006

机译：宽带接收机中的组合CMOS判决反馈均衡器和时钟数据恢复电路设计。
7. Combined Organic Photovoltaic Cells and Ultra Low Power CMOS Circuit for Indoor Light Energy Harvesting [O] . Duarte Batista, Luis Bica Oliveira, Nuno Paulino, 2019

机译：结合有机光伏电池和超低功耗CMOS电路进行室内光能收集
8. Analyse und Entwurf von Hochbitratigen Clock-and-Data-Recovery Schaltungen in CMOS-Technologie [Analysis and design of high-bitrate Clock-and-Data-Recovery circuits in CMOS technology] [O] . Bremer, J.-K., Zemko, C., Schmackers, J., 2007

机译：CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]

An 11.75-Gb/s combined decision feedback equalizer and clock data recovery circuit in 0.18-μm CMOS

著录项

相似文献

相关主题

期刊订阅