clocks; industrial property; integrated circuit design; system-on-chip; SoC design; adaptive clock gating technique; intellectual property core model; low power IP core; system-on-chip design;
机译:低功耗时钟技术的低功耗时钟系统时序元件设计与分析
机译:通过具有部分门控时钟的延迟时钟覆盖来增强具有高门控时钟的低功耗设计
机译:低功耗应用粗粒架构粗粒架构设计
机译:SOC设计低功耗IP核的自适应时钟门控技术
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:基于超低功耗智能设备的尖峰驱动时钟和功率的始终如一的亚微型尖峰神经网络
机译:采用90nm技术的改进时钟门控方案设计低功耗自适应脉冲触发触发器