MOSFET; integrated circuit design; nanoelectronics; delays; spacer design; high-performance FinFET devices; gate length; drive current; parasitic gate capacitance; triangle spacer; gate delay; 14 nm;
机译:高性能FinFET器件的扩展和源极/漏极设计
机译:16nm栅极FinFET器件中源漏串联电阻的确定
机译:具有栅极-源极/漏极重叠的双栅极FinFET的设计优化和性能预测
机译:用于高性能FINFET设备的源/排水管和闸门之间的间隔设计
机译:高级MOSFET器件的源/漏和栅极设计。
机译:高性能矩形栅极U沟道FET的源极和漏极触点之间只有2nm的距离
机译:高性能矩形栅极U通道FET,源极和漏极触点之间的2nm距离