CMOS logic circuits; circuit optimisation; dividing circuits; logic design; logic gates; low-power electronics; 0.18 micron; 0.4 V; 0.6 V; 0.8 V; 1.2 muW; 25 muW; 45 muW; 50 MHz; 75 muW; CMOS gate; QFGMOS implementation; divide-by-16 circuit design; full-adder; low-power d;
机译:用于低压低功耗模拟电路设计的批量驱动浮栅和批量驱动准浮栅技术
机译:超低压/低功率数字浮栅电路
机译:超低压/低功率数字浮栅电路
机译:低压低功耗准浮栅数字电路的设计与优化
机译:使用浮栅MOS晶体管的低压低功耗模拟电路技术。
机译:基于超高纯度半导体碳纳米管的低压高性能柔性数字和模拟电路
机译:超低压/低功率数字浮栅电路