parallel architectures; image coding; hardware description languages; field programmable gate arrays; binary codes; arithmetic codes; VLSI; high-performance architecture; context adaptive binary arithmetic coder; embedded block-coding algorithm; JPEG 2000; inverse multiple branch selection method; VHDL; FPGA devices; parallel symbol encoding;
机译:嵌入式零树压缩的高速4符号算术编码器架构
机译:用于UHDTV视频编码器的二元算术编码器的生成多符号架构
机译:JPEG2000中算术编码器的高吞吐量VLSI架构设计
机译:基于并行符号编码的JPEG2000算术编码器的新颖体系结构
机译:快速拆分算术编码器体系结构和感知编码方法可增强JPEG2000性能。
机译:基于编码测量的量子计算的混合架构
机译:基于最可能符号预测的基于上下文的自适应二进制算法的并行解码