clocks; system-on-chip; CMOS integrated circuits; hardware description languages; integrated circuit design; frequency synthesizers; variable period clock synthesis architecture; next generation power aware SoC applications; reference clock frequency; frequency switching delays; VHDL; CMOS technology; low power clock generation; current clock frequency; 0.18 micron; 0.16 mW; 250 MHz; 16.67 MHz; 15.625 MHz; 333.33 MHz;
机译:μI/ O架构:针对SoC和SiP的功耗感知互连电路设计
机译:具有时钟偏移管理的功耗感知高级综合
机译:用于多CPU SoC上的下一代移动终端的鲁棒无缝通信架构
机译:下一代功率感知SoC应用程序的可变时钟综合(VPC)架构
机译:在下一代内存系统设计中促进新兴的非易失性存储器:架构层和应用层的观点。
机译:将高级电纺纤维架构与活性剂的临时释放相关联以满足下一代阴道内递送应用的需求
机译:基于ILP的基于NOC基于SOC的片上时钟的电动感知测试时间减少