system-on-chip; integrated circuit design; circuit CAD; high level synthesis; digital subscriber lines; modems; system-on-chip design; SoC design flow; SoC design automation; RT-level specification; VDSL framing; system level design flow architecture;
机译:可变大小的LVQ神经网络的实现:算法规范,架构探索和FPGA器件的优化实现
机译:可变大小的LVQ神经网络的实现:算法规范,架构探索和FPGA器件的优化实现
机译:阿拉丁:RTL之前的功率性能加速器模拟器,可对定制体系结构进行大型设计空间探索
机译:将架构探索与实施路径相结合,以构建从系统规范到RTL的完整SoC设计流程
机译:寄存器传输级别(RTL)设计中基于片上系统(SoC)的硬件加速。
机译:基于RST-SOM算法的以双层设计空间为中心的以系统架构替代能力为重点的航空航天系统的探索
机译:用于架构探索和实现的RTL处理器综合