School of Electrical and Computer Engineering, Chungbuk National University, Cheongju, 361-763, Korea;
机译:一种新的特定于应用的PLD架构
机译:用于乘法的低延迟半收缩架构
机译:使用渐进乘数归约法在GF(2(m))上进行多项式基础乘法的低功耗半收缩架构
机译:基于Super Semi-Systolic阵列的专用PLD架构
机译:介导线粒体融合的新型磷脂酶D超家族成员Mito-PLD的分离和鉴定。
机译:设计区域优化的特定于应用的片上网络架构同时提供硬QoS保证
机译:混合硬件/软件体系结构,将4宽超长指令字软件处理器(VLIW)与特定于应用程序的超复杂指令集硬件功能相结合
机译:通过基于阵列的压缩感应接收器架构进行实际的亚奈奎斯特采样。